Design and implementing Asynchronous Circuit based on Quasi Delay Insensitive model by 仲程, 基経 & Nakahodo, Motosune
博 士 ( 工 学 ) 学 位 論 文
Docter’s Thesis of Engineering
QDI遅延仮定モデルに基づく非同期式回路の合成及び検証









Electrical and Electronics Engineering Course
Graduate School of Engineering and Science
University of Ryukyus
博 士 ( 工 学 ) 学 位 論 文
Docter’s Thesis of Engineering
QDI遅延仮定モデルに基づく非同期式回路の合成及び検証









Electrical and Electronics Engineering Course



































In VLSI circuit, It is popular that synchronous circuit design, but it has some
problem like that clock skew or electro magnetic noise. Asynchronous circuit design
is one of the method to solve such a problem in order to donot use global clock
(GCLK).
In this paper Hysteresial threshold gate using neuron MOS are presented as basic
elements in Null Convention Logic (NCL) circuits. NCL, which proposed by K. M.
Fant and S. A. Branst, needs special gates having hysteresis, because NCL uses dif-
ferent ternary logic systems in computation phase and wiping phase of asynchronous
behavior, respectively. To implement the dynamic behavior, the traditional NCL
circuits exploit extended CMOS structure which consists of a number of cascaded
and parallel transistors connections. Then we improve the circuits with the char-
acteristics of threshold function in neruron MOS, we designed hysteresial neuron
MOS by means of feedback loop. This results the asynchronous circuits reducing
the number of MOS and wire area. We provide two synthesis methods and simula-
tion results of the gates and half-adder, full-adder. The evaluation results of layout
level design and simulated in SPICE simulation.
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たNCL非同期回路を提案しているScott Smithもまた"NULL Convention Logic"[3]
において，非同期回路設計が二つのカテゴリに分類されると述べている．S,Smithは






















































図 2.5 Muller C素子のシンボル図







if (a=b) then c := a
すなわち，入力が一致した場合，出力はその入力値を返しそれ以外は値を保持す
る．これがMuller C素子の動作であり，因果律におけるAND素子とも呼ばれる．
図 2.6はMuller C素子の動作を信号遷移グラフ (STG:Signal Transition Graph)で
記述したものである．
1989年に I. E. SutherlandがACMにて発表したMicropipelineは，FMモデル下の
遅延仮定を満たす回路であるが，Suterlandが提案したパイプラインの非同期制御部
分にもMuller C素子が用いられている [2]．これはMuller C素子が SM，DI遅延仮
定モデルだけでなく，最悪遅延が考慮できるようなFMモデル下でもMuller C素子
が用いられる事を示唆している．
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 Synopsys社 : Desgin Compiler(統合EDAツール)
 Candence社 : Virtuoso(統合EDAツール，シミュレーション)
 Menter Graphics社 : Calibre(集積回路レベル，マスクレイアウト検証)，Mod-
elSim(シミュレーション，デバッグ)
また，研究開発を目的として，オープンソースでEDAツールを提供する試みも行わ












































































¬ req 」は「ackがONになると，次のクロックタイミングでは reqがOFFになる」
という条件が内包されている．非同期式回路は勿論GCLKに頼ることはなく，また






















 "G" : Globally
{ Gpは"常に pは真である"という意味を表わす．システムが常に pであると
きにこの記述となる．
{ 様相論理の□ pに相当する．古典論理の pという命題はTemporal Operator
演算子が付く場合Gpとなる．










 "W" : Weak Until
{ pWqは，pUqとほぼ同じ意味であるが，qがいつか真になるという条件が
無い．
{ pWq＝ pUq∨ Gpである．
 "H" : History
{ Hpは，"以前に pが真であった"という意味を表わす．
{ Fpに対応する過去演算子である．
 "Y" : Yesterday
{ Ypは，"前の時刻に pが真であった"という意味を表わす．
{ Xpに対応する過去演算子である．





 "A" : All
{ Apは，"すべての分岐で pが成り立つ"という意味を表わす．
{ すなわち分岐を考えず，すべての場合で成り立つという表現となる．

































































































らないとされている (図 3.1). 我々は，この困難性を克服する手段として提案されて
いるNull Convention Logic(NCL)を採用し，NCL非同期回路の容易な設計方法を
提案する．




















T T F N
F F F N
N N N N
OR
T T N
T T F N
F T F N





表 3.2 C形 Fail-Safe論理
AND
T F N
T T F N
F F F N
N N N N
OR
T T N
T T F N
F T F N
























T F I N
T T F I N
F F F I N
I I I I I
N N N I N
OR
T T I N
T T F I N
F T F I N
I I I I I














if( ALL(input == NULL) ) then
output = NULL;

























図 3.2 TH gateのシンボル図
NCL非同期回路の為にGerald E. Sobelmanらがヒステリシャルしきいゲート (TH
gate:Threshold Gate with Hysteresis)を提案し，NCL回路では広くこれが用いられ
ている [6]．TH gateはヒステリシス性を有したしきい関数を実現するゲートで，NCL
表 3.4 2線式 NCLのデータ表現
(D1 D0) データ表現
(0 0) NULL
(0 1) FALSE(論理値 0)






T T F N
F F F N
N N N N
休止相
T F N
T T F T
F F F I
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T F N
T T T I
F T F F

























つのnMOSブロックであるGoTo DATA，Hold Dataを持つ．図 3.6はブロック型に
よるTH23である．ブロック型TH gateはMOSトランジスタ数が多くなり，また素
子の複雑化による遅延の影響が小さくなく，これらを解決する手法が求められる．

































































1. 直流解析 (動作点解析) : コンデンサは開放，コイルは短絡とし，各点の電圧と
電流をキルヒホッフの法則から求めた回路方程式により解析する．
2. 過渡解析 : 過渡解析を回路方程式に対応する微分方程式を解くことにより行う．
SPICEで回路の過渡解析を行うとき，回路の初期状態を先に決定する必要がある．
このため，MOSの過渡解析は以下のように行われる．












図 4.1 ニューロンMOSを用いた Block type THgate(ニューロンMOS Block-type法)

















GOTO DATAブロックおよび HOLD NULLブロックをしきい値mのニューロン





























図 4.3 ニューロンMOSによる TH23
4.1.1 FG電圧バイアス法によるTH gateの合成アルゴリズムと設計










図 4.4 TH23:F - VOUT 波形
定義する，









ただしアルゴリズム 5において入力数 n，しきい値m， 電源電圧容量結合接続数
39
BDと接地接続容量結合数BGの関係は次の等価式で記述できる．
n+m  1 +BD +BG
2




















入力数 n しきい値m 最小構成段数 電源容量接続 BD 接地容量接続 BG 段数 x
TH22 2 2 3 0 0 3
TH23 3 2 4 1 0 5





























































しきい値 1のゲートとなり，ORゲートとして動作する．図 4.23は図 3.10のしきい
ゲートにおいて，V1を制御入力とする事によって一つのゲートでAND関数とOR関






を図 4.22にしめす．これらはそれぞれ (a)しきい値 1，(b)しきい値 2，(c)しきい値
3のしきい関数として動作している．このように図 4.21からゲートを分割し制御入
43




図 4.10 TH33:F - VOUT 波形
45
図 4.11 レイアウトレベル設計:TH22
図 4.12 TH22:F - VOUT 波形
46
図 4.13 レイアウトレベル設計:TH23
図 4.14 TH23:F - VOUT 波形
47
図 4.15 レイアウトレベル設計:TH33
図 4.16 TH33:F - VOUT 波形
48
図 4.17 TH gateを用いた NCL回路:Half Adder
49
図 4.18 レイアウト設計による Half Adder
50
図 4.19 TH gateを用いた NCL回路:Full Adder
51
図 4.20 Full Computational Wave Forms of Full Adder
図 4.21 3入力の可変しきいゲートのゲート図
52
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